HIỆN THỰC HÓA MỘT SỐ THUẬT TOÁN GIẢI MÃ CHO MÃ NB-LDPC TRÊN FPGA

113 lượt xem

Các tác giả

Từ khóa:

NB-LDPC; Thuật toán giải mã; S-TMM; TEC-TMM.

Tóm tắt

Mã kiểm tra chẵn lẻ mật độ thấp phi nhị phân (NB-LDPC) cho phẩm chất sửa lỗi tốt hơn so với phiên bản mã nhị phân cùng loại. Tuy nhiên, bộ giải mã NB-LDPC có độ phức tạp rất cao, đặc biệt là quá trình xử lý nút kiểm tra. Bài báo này đánh giá chất lượng sửa lỗi của một số thuật toán giải mã mới cho mã NB-LDPC trên các trường khác nhau với các mã có độ dài từ mã khác nhau. Bài báo cũng trình bày kết quả hiện thực hóa một cấu trúc bộ giải mã triển khai cho bộ mã NB-LDPC (35, 23) trên trường GF(8) trên bo mạch Spartan 6. Kết quả phân tích và đánh giá cho thấy chất lượng giải mã trên phần cứng tương đương với kết quả mô phỏng trên phần mềm, thể hiện tính khả thi cao trong việc hiện thực hóa bộ giải mã trên nền tảng phần cứng, có khả năng ứng dụng trong các thiết bị thuộc hệ thống truyền thông tiên tiến hay các bộ nhớ đọc ghi tốc độ cao.

Tải xuống

Đã Xuất bản

16-11-2020

Cách trích dẫn

Thuan. “HIỆN THỰC HÓA MỘT SỐ THUẬT TOÁN GIẢI MÃ CHO MÃ NB-LDPC TRÊN FPGA”. Tạp Chí Nghiên cứu Khoa học Và Công nghệ quân sự, số p.h 69A, Tháng Mười-Một 2020, tr 1-10, https://ojs.jmst.info/index.php/jmst/article/view/126.

Số

Chuyên mục

Nghiên cứu khoa học